12英寸晶圆切割-晶圆-苏州捷研芯

其实，该技术还存在其他问题。西门子（Siemens Business）子公司Mentor的产品营销经理D***id Wiens说：“在PCB空间中，嵌入式无源薄膜元器件（电阻、电容、电感）正在朝超小尺寸发展。额外的制造成本在一定程度上与减少的组装成本相抵消。嵌入式有源器件属于较新的技术，符合小尺寸趋势。由于无法进行返工，注定价格昂贵，而且通常还需要RDL。”

近期，晶圆，该行业已经采取相应的措施来支持这项技术。几年前，TDK发布了名为半导体嵌入式硅基板（SESUB）的嵌入式芯片技术。TDK已经使用SESUB对包括世i界上***i小的蓝牙模块在内的产品实现了封装。

然而，SESUB是专属型解决方案。一般来说，客户为确保充足的供货和优质的定价，需要第二个供货渠道。

2. 超小尺寸MEMS封装方案（Flip chip Stack Die ）

样品展示：客户提供传感器的原理图，要求封装成世界同类产品中国i际先i进国内第i一的小尺寸MEMS。捷研芯应用Flip chip和3D堆叠工艺实现产品尺寸微型化到传统尺寸的50%。

3.通用基板和测试治具设计

封装特点：用于IC验证的通用封装和测试方案，降低芯片验证周期1个月，降低60%封测验证成本。此方案是设计几款通用的基板和测试平台，客户需要验证芯片性能时可以提供一站式快速封装和验证服务。

这项技术有对电热管理有利。Gerbier继续解释：“这与正在进行的如TSV的3D堆叠解决方案没什么不同。裸片排列更紧凑，这样互连会更短。当在嵌入式技术上进行互连工艺时，晶圆生产，就是在pad的顶部构建了布线层。因此当创建通孔或连接点与pad连接，我发现一种无需焊料就可以实现互连的方法，这就是copper-to-copper。从可靠性的角度来看，晶圆研磨，如果材料匹配，就不会有太多问题。”

在SESUB中，12英寸晶圆切割，***通用的配置是4层基板的嵌入式封装，有些也会开发2层、5层或6层的基板。

该技术对于输入输出（I/O）数量的理想数值是400。line/space的规范是大于等于10μm。pad尺寸为80μm，pad间的间距为120μm。Gerbeir说：“到2018年和2019年，pad尺寸有望会降为30μm，间距降为50μm。”